View in browser

KC ČIP.SI
SLOVENSKI KOMPETENČNI CENTER ZA ČIPE

NOVIČNIK

Petek, 13. November 2026

Pozdravljeni,

tudi ta teden vam pošiljamo izbor novic s področja čipov in polprevodnikov.

Želimo vam prijetno branje!

Dogodki KC Čip.si:

- Dogodek: **Zagon hrvaškega kompetenčnega centra za čipe CROCCS**
  17. november, 2026, 9:30 – 14:00, Zagreb, Hrvaška
  Prihodnji teden pričenja z delovanjem tudi hrvaški kompetenčni center za čipe CROCCS. Koordinator je Fakulteta za elektrotehniko in računalništvo (FER) v Zagrebu.
  Program otvoritvenega dogodka:
  - pozdravni nagovori
  - FER in Hrvaška v polprevodniški industriji
  - podpis memoranduma o sodelovanju med kompetenčnimi centri
  - predstavitve: Akt o čipih 2.0 in Evropska mreža kompetenčnih centrov za čipe (DG CNECT, aCCCess, SK CHIPS, KC Čip.si, CROCCS)
  - okrogla miza: priložnosti za vključitev v evropski polprevodniški ekosistem



Predprijava na dogodel

- Spletni dogodek: **Pomen čipov za slovensko elektroindustrijo / Zakaj bi o čipih razmišljalo podjetje, ki jih ne izdeluje?**
  26. november, 2026, 13:00, on-line
  Na Mesečnem regulativnem forumu Zbornice elektroindustrije GZS bo predstavnik KC Čip.si predstavil evropski Akt o čipih, predlagani Akt o čipih 2.0 in možnosti, ki jih podjetjem ponuja KC Čip.si. Dogodek je namenjen vodjem razvoja in proizvodnje, nabavnikom in direktorjem, tudi v podjetjih, ki čipov ne razvijajo.
  Člani ZEI se dogodka lahko udeležijo brezplačno, za nečlane znaša kotizacija 50 EUR + DDV.



Prijava na dogodek

- Najava ponovitve tečaja: **High Level FPGA Design Training – 2nd Edition**
  20. – 22. januar, 2027, Ljubljana, Slovenija
  Zaradi velikega zanimanja KC Čip.si na Fakulteti za elektrotehniko Univerze v Ljubljani organizira že drugo izvedbo tečaja za podjetja na temo FPGA čipov. Na tridnevnem brezplačnem izobraževanju bodo udeleženci spoznali visokonivojsko sintezo (HLS) v jezikih C/C++ z orodji AMD Vitis HLS in Vivado, vmesnike AXI in delo s platformo RedPitaya.
  Izobraževanje je namenjeno razvijalcem digitalnih elektronskih sistemov. Udeleženci, ki ga uspešno zaključijo, prejmejo mikrodokazilo Univerze v Ljubljani.
  Udeležba na izobraževanju je brezplačna.
  Rok za prijavo: **11. januar 2027**

Spodbujamo vas, da zaradi velikega zanimanja, čimprej oddate svojo prijavo tukaj.

Prijava na tečaj High Level FPGA Design Trainings

Drugi dogodki:

- Dogodek: **AI and the Great Semiconductor Divide: Strengthening Europe's Competitiveness**
  16. – 17. november, 2026, Malta
  Na dvodnevnem dogodku se bodo srečali oblikovalci politik, predstavniki industrije, zagonska podjetja in vlagatelji. Med govorniki bodo predstavniki imec, Arm, STMicroelectronics, NXP in SEMI Europe.
  Informacije o programu najdete na tej povezavi.
- Webinar: **EuroCDP Grants Explained | Eligibility, funding and application tips**
  20. november, 2026, 14:00, on-line
  EuroCDP je objavila prvi razpis za evropska »fabless« zagonska ter mala in srednja podjetja, ki krije orodja EDA, bloke IP, izdelavo prototipov in testiranje.
  Na brezplačnem spletnem seminarju boste izvedeli, kako pripraviti uspešno prijavo do roka 12. januarja 2027.
  Povezava na registracijo spletni seminar opravite tukaj.
- Webinar: **2D Materials in Smart Clothing and e-Textiles: Future Solutions for Connected Wellness**
  30. november, 2026, 12:00 – 13:00 CET, online
  Spletni seminar bo predstavil uporabo grafena in drugih 2D materialov v e-tekstilijah in nosljivi elektroniki za spremljanje zdravja. Svoje rešitve bodo predstavili evropski projekti GRAPHERGIA, e-FLOWER in STAND.
  Registracijo na dogodek opravite tu.

Razpisi:

- Razpis: **Challenge #4 — Sky130**
  Open Circuit Design zbira predloge za odprtokodne analogne in mixed-signal bloke IP, na primer PLL, filtre in pretvornike podatkov, ki bodo izdelani v tehnologiji SkyWater Sky130. Sodelujejo lahko posamezniki ali manjše ekipe, vsak izbrani projekt pa prejme 1.500 dolarjev nagrade.
  Rok za prijavo: **23. november, 2026**
- Javni poziv: **Inovativnim zagonskim podjetjem za vavčer za prototipiranje (V9)**
  Slovenski podjetniški sklad je objavil javni poziv za vavčer za prototipiranje. Inovativna zagonska podjetja lahko pridobijo od 500 do 5.000 evrov nepovratnih sredstev za zunanje storitve načrtovanja, izdelave in testiranja fizičnih ali digitalnih prototipov. Sofinancira se do 60 % upravičenih stroškov.
  Rok za oddajo prijave: **do porabe sredstev oziroma najkasneje do 31. marca 2028.**
- Najava poziva: **Annual Open-Access Call No 2**
  spomlad 2027
  Pilotna linija APECS z letnimi odprtimi pozivi omogoča podjetjem, raziskovalno-tehnološkim organizacijam in univerzam dostop do svoje sodobne raziskovalno-razvojne infrastrukture. Udeleženci lahko s podporo strokovnjakov APECS preverijo svoje zamisli in pospešijo razvoj zmogljivih čipov z nizko porabo.
  Upoštevajte, da so tehnološke storitve pilotne linije APECS plačljive.

- Razpis: **EIT HEI Call for Proposals 2026**
  Pobuda EIT za visoko šolstvo (EIT HEI) podpira konzorcije visokošolskih institucij in podjetij, ki krepijo inovacijske zmogljivosti na področju globokih tehnologij in inovacij v proizvodnji. Konzorcij mora imeti najmanj tri visokošolske institucije iz treh različnih držav in dva industrijska partnerja. Vsak projekt lahko prejme do 1,25 milijona evrov.
  Rok za oddajo prijave: 13. januar, 2027, 17:00 CET
  Povezava na prijavo: tukaj.
- Razpis: **HORIZON-EIC-2026-ACCELERATOROPEN-01 - EIC accelerator open call**
  EIC z instrumentom EIC Accelerator podpira zagonska ter mala in srednja podjetja s prebojnimi inovacijami, ki imajo velik tržni potencial. Podjetja lahko pridobijo do 2,5 milijona evrov nepovratnih sredstev in od 1 do 10 milijonov evrov lastniškega kapitala. Na odprti razpis se lahko prijavijo projekti s katerega koli tehnološkega področja, tudi s področja polprevodnikov.
  Rok za oddajo prijave: **kratki predlogi kadarkoli, celotni predlogi 20. januar 2027** (naslednji roki: 17. marec, 1. september in 4. november 2027)
  Neposredna povezava na prijavo **tukaj**.

Novice:

- **Infineon marks innovation milestone with world's first 300-millimeter power silicon carbide (SiC) wafer**
  Infineon je v tovarni v Beljaku, Avstriji, kot prvi na svetu izdelal delujoče močnostne polprevodnike iz silicijevega karbida (SiC) na 300-milimetrskih rezinah. Na eni takšni rezini nastane približno 2,3-krat več čipov kot na 200-milimetrski. Tehnologija je namenjena izdelavi močnostnih elektrosnkih komponent za vgradnjo v električna vozila, polnilno infrastrukturo in podatkovne centre za umetno inteligenco.
- **Scientists discover new way to control magnetic waves for future quantum technologies**
  Raziskovalci so odkrili način, kako z zunanjim magnetnim poljem spreminjajo smer vrtenja magnonov. Magnoni so kvazidelci, ki imajo lastnost prenašanja informacije brez premikanja električnega naboja. Odkritje odpira pot k energijsko učinkovitejšim kvantnim informacijskim tehnologijam.

Nekateri deli vsebine so bili oblikovani s pomočjo umetne inteligence (UI) in so bili naknadno pregledani ter dopolnjeni s strani avtorja.

Želimo vam uspešen zaključek tedna,

vaš KC Čip.si

KC ČIP.SI
SLOVENSKI KOMPETENČNI CENTER ZA ČIPE

Slovenski kompetenčni center za čipe in polprevodniške tehnologije

KC Čip.si - glavna pisarna

Fakulteta za elektrotehniko, Univerza v Ljubljani

Tržaška cesta 25,Ljubljana

E-pošta: office@cc-chip.si

Tel.: 01 476 88 50

Spletna stran: https://cc-chip.si/

Financira Evropska unija

REPUBLIKA SLOVENIJA
MINISTRSTVO ZA DIGITALNO PREOBRAZBO

Projekt CC Chip.si (št. 101217674) je sofinanciran s strani Chips Joint Undertaking in Evropske unije v okviru programa Digital Europe.

To sporočilo ste prejeli, ker ste se prijavljeni na prejemanje novic KC Čip.si ali izrazili interes za obveščanje o naših dejavnostih.

Če novic ne želite več prejemati, se lahko kadarkoli odjavite.

Odjava

SENT BY mailerlite